欧美福利在线播放_免费在线观看羞羞视频_加勒比色老久久爱综合网_性一交一乱一区二区洋洋av_国产麻豆麻豆_国产精品一线天粉嫩av_国产精品天美传媒入口_午夜a一级毛片亚洲欧洲_精品久久久久久久大神国产_四虎影视在线播放

        1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
        2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
        3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。

FPGA開發(fā)培訓(xùn)大綱

第一階段 FPGA介紹
1. FPGA的優(yōu)勢
2. FPGA典型結(jié)構(gòu)圖
3. LUT原理
4. FPGA上電配置過程時(shí)序圖
5. FPGA基本開發(fā)流程
6.讀懂芯片Datasheet、芯片選型

第二階段 Verilog講解
1. VerilogHDL語言簡介
2.VerilogHDL和VHDL語言比較
3. Verilog語法講解

第三階段 開發(fā)技術(shù)講解
1. 鎖存器、觸發(fā)器
2. 時(shí)序的基本概念
3. 異步時(shí)鐘域和亞穩(wěn)態(tài)
4. 狀態(tài)機(jī)的設(shè)計(jì)
5. 復(fù)位講解
6.串并和并串轉(zhuǎn)換講解
7.流水線技術(shù)講解
8. 乒乓操作技巧
9. 雙向端口使用
10.數(shù)據(jù)同步
11. Xilinx原語講解
12. DCM講解
13.RAM核的使用講解
14.FPGA時(shí)序約束
15. IP核生成技巧
16. ChipscopeICON和ILA
17.FIFO控制器設(shè)計(jì)

第四階段 模塊接口設(shè)計(jì)
1.UART接口設(shè)計(jì)
2.D/A及A/D轉(zhuǎn)換控制模塊設(shè)計(jì)
3.HDLC總線控制器設(shè)計(jì)
4.SDRAM/DDR3控制器設(shè)計(jì)
5.NANDFLASH控制器設(shè)計(jì)及故障排除
6.1553B總線控制器設(shè)計(jì)
7.SD卡控制器設(shè)計(jì)
8.VGA控制器設(shè)計(jì)
9.LCD顯示設(shè)計(jì)
10.PCI/PCIE接口設(shè)計(jì)
11.USB接口設(shè)計(jì)
12.I2C接口設(shè)計(jì)
13.SPI接口設(shè)計(jì)
14.I2S接口設(shè)計(jì)
15.SATA接口設(shè)計(jì)
16.SRIO接口設(shè)計(jì)
17.10GBASE
18.FIR濾波器設(shè)計(jì)