課程大綱：
CadenceAllegroSiP-APD封裝設計培訓
【課程詳情】
【課程簡介】
Cadence Allegro系統互連平臺能夠跨集成電路、
封裝和PCB協同設計高性能互連。
應用平臺的協同設計方法，
工程師可以迅速優化I/O緩沖器之間和跨集成電路、
封裝和PCB的系統互聯。
該方法能避免硬件返工并降低硬件成本和縮短設計周期。
約束驅動的Allegro流程包括功能用于設計捕捉、
信號完整性和物理實現。
由于它還得到Cadence Encounter與Virtuoso平臺的支持，
Allegro協同設計方法使得的設計鏈協同成為現實。
【培訓目的】
掌握Cadence Allegro SiP-APD封裝設計。
【學習】
芯片封裝背景知識、
芯片封裝基板、
封裝設計前的準備、
建立芯片零件封裝、
建立BGA零件庫、
導入網表文件、
電源銅帶和鍵合線設置、約束、
布線和鋪銅、
后處理和制造輸出、
協同設計、
封裝項目設計案例。
加入高級會員獲得助教答疑
